一樣是用 1.8V.cdl為例
可以參考前一篇
Cadence IC5 IC6 CDL IN netlist 方法
 
.SUBCKT A012 A B C D Y
MI0 2 A GND GND N1 L=0.1800U W=1.4900U
MI1 2 A GND GND N1 L=0.1800U W=1.4900U
MI2 2 B GND GND N1 L=0.1800U W=1.4900U
MI3 2 B GND GND N1 L=0.1800U W=1.4900U
MI4 Y D GND GND N1 L=0.1800U W=1.4900U
MI5 Y D GND GND N1 L=0.1800U W=1.4900U
MI6 Y C 2 GND N1 L=0.1800U W=1.4900U
MI7 Y C 2 GND N1 L=0.1800U W=1.4900U
MI8 Y C 5 VDD P1 L=0.1800U W=2.0900U
MI9 Y C 5 VDD P1 L=0.1800U W=2.0900U
MI10 4 A 5 VDD P1 L=0.1800U W=2.0900U
MI11 4 A 5 VDD P1 L=0.1800U W=2.0900U
MI12 5 D VDD VDD P1 L=0.1800U W=2.0900U
MI13 5 D VDD VDD P1 L=0.1800U W=2.0900U
MI14 Y B 4 VDD P1 L=0.1800U W=2.0900U
MI15 Y B 4 VDD P1 L=0.1800U W=2.0900U
.ENDS A012
 
.SUBCKT V01S A Y
MI0 Y A VDD VDD P1 L=0.1800U W=2.0900U
MI1 Y A GND GND N1 L=0.1800U W=1.4900U
.ENDS V01S
 
.SUBCKT ANTENNA A
DANT GND A DI_N 0.49p 2.8u
.ENDS ANTENNA

首先創建新Design 需要導入cadence symbol, 然後創建新library ckt1
hierux_1
把cadence analogLib 裡面的nmos4 複製到新的ckt1 library
並且修改元件名稱為 N1
hierux_2

hierux_3
把cadence analogLib 裡面的pmos4 複製到新的ckt1 library
並且修改元件名稱為 P1
hierux_4
把cadence analogLib 裡面的diode 複製到新的ckt1 library
並且修改元件名稱為 DI_N
N1,P1,DI_N 主要是nelist 定義的元件名稱
hierux_5
之後打開ckt1 library,修改N1 model,新增Model Attribute
Attribute Name ==> CDLMODEL
Attribute Value ==> N1
hierux_6
同樣要修改P1元件的model,新增Model Attribute
Attribute Name ==> CDLMODEL
Attribute Value ==> P1
hierux_7
修改diode元件的model,新增Model Attribute
Attribute Name ==> CDLMODEL
Attribute Value ==> DI_N
hierux_8
之後可以import netlist了 File ==> Import ==> CDL
hierux_9
指定Target library 與Analog library 都是ckt1,選擇netlist 檔案
hierux_11

成功導入Netlist
hierux_12
Merge Device option
hierux_13
手動排版INV
hierux_14
Antenna Diode circuit
hierux_15

Tags: , , ,