我們常用的gds驗證工具Hercules和calibre分別為我們提供了nettran和v2lvs 指令
 
這兩個指令都可以實現將verilog 轉為spice netlist,方便後續用hspice 模擬驗證(如果不用STA sign off 工具)。

v2lvs 指令 example
v2lvs -l verilog_5V.v -s 5V.spi -v DC_output.v -o lvs_netlist.spi -i -s0 GND -s1 VDD
 
其中
verilog_5V.v 是standard cell library 提供的cell verilog
5V.spi 是standard cell library 提供的cell netlist
verilog_5V 與 5V.spi subcircuit 腳位順序必須一致
DC_output.v 是用design compiler 合成完後輸出的 verilog檔案
lvs_netlist.spi 是最終我們要的spice netlist, 已用來做gds lvs 用, 或者用hspice來模擬用的netlist

nettran 指令 example
nettran -verilog DC_output.v -verilog-b0 GND -verilog-b1 VDD -cdl 5V.cdl -outType spice -outName lvs_netlist.spi
 
說明:
-verilog DC_output.v 用來指定輸入的verilog文件
-verilog-b0 GND 將DC_output.v文件中的默認地 b0 在要輸出的文件中改為GND
-verilog-b1 VDD 將DC_output.v文件中的默認電源 b1 在要輸出的文件中改為VDD
-cdl 5V.cdl 將DC_output.v文件中使用了的標準單元所在的
-outType spice 指定輸出類型為spice格式
-outName lvs_netlist.spi 指定輸出的spice netlist的文件名為 lvs_netlist.spi
2018104

Tags: , , ,